サマリ
想定読者：設計業務に興味がある方 / 想定時間：20分～25分程度
第16回目のテーマは、パターン設計について取り上げます。
#1 パターンとは物理的な配線のこと
そもそも”パターン”という単語に聞きなじみのない方が多いと思いますので、まずはラフにイメージを掴みましょう（知っている方は本章を飛ばしてください）
一言で言うならば、パターンとは、”素子間やコネクタ間とをつなぐ物理的な配線”のことです。なんだそれだけかと拍子抜けされた方もいるかもしれないですが、この品質が性能に直結するため、重要な設計業務になります。（次章で詳しく述べます）
下に参考図を載せます。部品配置されていない基板には、部品をマウントするためのPADとそれらをつなぐ細い線があります。この線がパターンになります。（例：中央の大きい部分はICがマウントされる場所で、左側に細い棒２つで空間が開いている部分は”抵抗”の集合チップが乗る部分です（多分）。それらに細い線がつながっていると思いますが、こちらがパターンです）
プリント基板配線例（日豊電資株式会社HPより借用：https://www.nippo-denshi.co.jp/develop/）
基板のサイズにも限りがあるので、所せましと配線していくわけですが、その引き方として、基板の内層や裏面にも配線できます。表層から内層や裏面に接続するために”ビア”という配線（技術）があります。
下に参考図を載せます。Top Layerと書かれた箇所が、上図の配線になります。そこから、穴を通じて内層やBottom Layerに接続されていることが見れると思います。こちらが”ビア”と呼ばれる技術で接続されています。（上図では黄色い〇の部分が相当します）
層間の配線例（AltiumのHPより借用：https://www.altium.com/jp/documentation/altium-designer/blind-buried-micro-vias）
#2 パターンの設計が品質を決める
なぜここまでパターンに着目しているかというと、物理的な配線を決めることから最終的な波形の品質に直結するからです。
素子間の情報のやり取りは電気信号で行われています。コンピュータの基礎として、この電気信号は”0”と”1”の2進数で構成されていると習ったかと思いますが、この通信、実際の波形はシャキッとしたものではなく、歪んだ形になっています。
以下に参考図を載せます。”0”と”1”の状態が交互になる場合の波形イメージが記載されています。パッと見て、シャキッとしておらず、グネグネと揺れていることが見て取れると思います。なぜこのように歪むかというと、通信とは波の伝搬であり、例えば素子のPADやパターンなどの物理的な特性（抵抗/インダクタ/キャパシタ成分）の影響を受けて、不均衡状態が少なからず発生するためです。（下図の用語やその原理はもっとマニアックになりますので、また別の機会に触れたいと思います）
層間の配線例（日経クロステックーオシロで分かる「波形パラメータ」より借用：https://xtech.nikkei.com/dm/atcl/feature/15/032700084/032800017/?P=2）
当然ながら通信を受け入れるICにも許容できる限界値というものがあります。パターン設計を軽視していると、こちらの波形特性が悪くなり、結果的に通信が安定しないことが起こり得るわけです。
きれいな水面に石などを入れた際、波が起きると思いますが、こちらは時間が経てば徐々に波が収まり、またきれいな水面に戻ります。ポイントは”時間”で、高速な信号を取り扱うほど石を早いタイミングで再び投げ入れていることに相当するため、早く波を収束させる必要があることから気を付けなければなりません。
（波が経っている状態でさらに石を入れると、波が重なり、局所的に高い（低い）波が出来ると思います。実際の設計時には、それがICの受け入れ限界を超えないように注意しています）
ここから、仕様が厳しい箇所を優先して配置・パターン設計を実施し、それ以外は周辺スペースへ逃がしつつ設計していくわけですが、配置の問題などがあり取捨選択を迫られることがしばしばです。
#3 試行錯誤を繰り返しながら品質を高める
それでは実際の設計ではどのように進めているかを簡単にまとめます。
まずは、全体の配線の物量や値段、取り扱う一番高速な信号を元に、板の材質や積層数などを検討します。パターン設計中に波形のシミュレーションも行うことがあるため、最初に材質を決めておく必要があります。
次に、仕様が厳しい箇所を優先して配置するのですが、ここで重要になるのが”等長配線”と言われる技術です。まずはイメージを掴むために以下の図を見てください。図内の赤い線が等長配線の例になります。
等長配線例（赤い部分）（Quadcept manual プリント基板CAD 配線作業より借用：https://www.quadcept.com/ja/manual/pcb/post-117#gsc.tab=0）
複数本の信号を同時に受け入れる必要があるケースを想定してください。何も考えずにコネクタや他のICと接続すると、配置の関係上、”配線長”にばらつきが出ることが多いです。この差が、波形間の遅延差（同タイミングで波形がやってこない）に直結し、品質に影響を与えます。どのように対策するかというと、上図のようにグネグネと蛇のようなパターンにすることで他の配線との長さの調整を図っているわけです。
ただし、見て取れるようにスペースを少なからず取るため、部品配置 vs 等長配線はかなり悩ましい問題になります。部品配置の微修正や、コネクタの通信ピン配置を入れ変えるなど様々な手を打って実現しています。
ある程度配線が固まった後には、ベタグラウンド（GND）の設計なども実施します。グラウンドとは、家電のアースをイメージいただくと一番近く、”０”の基準になる電位を定義しています。グラウンドの設計も周囲の波形に影響を及ぼすので、どこに配置するか、その太さはどうするかなどを検討します。（細すぎるとむしろアンテナになってしまうことから、引かない方がいい部分もあったりします）
特に初号機などでは、動作上必要ないのですが、テストフェーズの作業を意識した際のオシロスコープのプローブを当てるためのPADや、抵抗の追加なども実施していきます。こちらもスペースの問題と、不必要な配線が増えることから波形品質に影響するため、むやみやたらに入れることはできず、ちょうどよい感じを狙い設計していきます。
配置が固まりつつあると、途中から熱設計も合わせて実施します。フロー（風）の影響から、ある部分にメインのICを置いてほしい、もしくは、邪魔になっている回路をずらしてほしいなどの依頼を受けることもあります。その際は、パターンも見つつ調整していきます。
試行錯誤を繰り返しながらこれらを設計していき、チェック含めて完了後、DR（デザインレビュー）にかけます。GO判定が出たら、正式版のデータとして、基板製造会社へ回路図・BOM・パターンレイアウトを提出します。なお、基板製造会社の準備もあるため、ラフな段階でも提出し、情報連携は都度実施します。